64 KB आकार के 4-वे सेट-एसोसिएटिव कैश का उपयोग 32-बिट भौतिक पते वाली प्रणाली में किया जाता है। यदि प्रत्येक कैश लाइन का आकार 16 बाइट्स है, और पते को TAG, INDEX और BLOCK OFFSET फ़ील्ड में विभाजित किया गया है, तो TAG फ़ील्ड में बिट्स की संख्या क्या है?

Consider a 5-stage pipelined processor with stage delays 5 ns, 8 ns, 4 ns, 6 ns, and 8 ns. The inter-stage buffer delay is 2 ns. While executing a large number of instructions without conflicts, what is the throughput of the pipeline in instructions per second?

Consider a direct mapped cache with 8 cache blocks (numbered 0-7). Memory block requests arrive in the order: 3, 5, 2, 8, 0, 63, 9, 16, 20, 17, 25, 18, 30, 24, 2, 63, 5, 82, 17, 24. Which memory block will NOT be in the cache at the end of the sequence?