यह सीमा कि यदि दोनों इनपुट एक साथ सक्रिय होते हैं तो आउटपुट स्थिति अमान्य या अनिश्चित हो जाती है, निम्नलिखित में से किस फ्लिप-फ्लॉप पर लागू होती है?

The J input of a JK flip-flop is connected to logic 1. The K input is connected to Q' (Q complement) of the same flip-flop. Assume that the flip-flop is initially cleared (Q = 0) and then 6 clock pulses are applied. What is the output sequence at Q?

What is the output of an RS flip-flop when Set = 0 and Reset = 0?