Computer Science · VHDL
VHDL के संबंध में निम्नलिखित में से कौन सा कथन सही नहीं है?
Verified Solution4 OptionsUpdated: October 2026👁️1 View
Share:
- 1std_logic डेटा टाइप अधिकतम 9 प्रकार के मान ग्रहण कर सकता है
- 2(CLK'EVENT and CLK = '1') का उपयोग CLK सिग्नल के राइजिंग एज इवेंट को दर्शाने के लिए किया जा सकता है
- 3एक ENTITY में, सभी PORTS डिफ़ॉल्ट रूप से SIGNALS होते हैं
- 4एक FUNCTION के अंदर सिग्नल असाइनमेंट स्टेटमेंट का उपयोग किया जा सकता है✓
सही उत्तर देखें
एक FUNCTION के अंदर सिग्नल असाइनमेंट स्टेटमेंट का उपयोग किया जा सकता है
Download Single Question PDF
Save this question and verified answer as a clean study sheet with live clickable link.
👥
Share with Friends & Study Groups
Challenge your peer aspirants on WhatsApp or Telegram to solve this question!
Online Test Series
Start Free Mock Test →Preparing for Computer Science?
Practice full-length mock tests with real exam timers, instant score analysis, and all-India ranking.
Chapter Practice
Practice VHDL MCQs →Want more practice questions on VHDL?
Solve complete topic-wise tests with detailed solutions on GkGet.
Related Practice Questions
Recommended practice questions in Computer Science · VHDL